



Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»

Факультет інформатики та обчислювальної техніки
Кафедра обчислювальної техніки

Цифрова схемотехніка

Лабораторна робота №2

«Суматори»

Виконав: студент 2 курсу ФІОТ, гр. ІО-41

Давидчук А. М.

Залікова книжка № 4106

Перевірив: *Нікольський С. С.*

Тема: «Суматори».

Хід роботи

Мій номер залікової книжки: 4106, що у двіковому вигляді є 0001 0000 0000 1010. Звідси $h_7 = 0, h_6 = 0, h_5 = 0, h_4 = 1, h_3 = 0, h_2 = 1, h_1 = 0$. Звідси маю такий варіант:

Номер варіанта	Розрядність суматора
0 0 0	16
0 0 1	15
0 1 0	14
0 1 1	12
1 0 0	11
1 0 1	10
1 1 0	9
1 1 1	8

Номер групи	Розряди номера ЗК
IX-*1	$h_1 h_2 h_3$
IX-*2	$h_3 h_2 h_1$
IX-*3	$h_2 h_4 h_1$
IX-*4	$h_3 h_1 h_2$
IX-*5	$h_4 h_2 h_3$
IX-*6	$h_4 h_2 h_1$

Версія v1 проекту

В цій версії ми будемо реалізувати однорозрядний суматор за допомогою одного вручну побудованого напівсуматора, та готового напівсуматора в **MegaWizard Plug-in Manager**.




Рис. 1: Верхній рівень реалізації однорозрядного суматора





Рис. 2: Функціональна схема напівсуматора

Тепер проведемо компіляцію та зафіксуємо результати:



Entity	Logic Cells	Dedicated Logic Registers	L/O Registers	Memory Bits	M9Ks	DSP Elements	DSP 18x18	Pins	Virtual Pins	LUTs
CLProject_ArtemDavydchuk_v1	2 (1)	0 (0)	0 (0)	0	0	0	0	5	0	2 (1)
SM1_Davydchuk_v1	1 (0)	0 (0)	0 (0)	0	0	0	0	0	0	1 (0)
SM1_Davydchuk_v1	1 (0)	0 (0)	0 (0)	0	0	0	0	0	0	1 (0)

Input Port	Output Port	RR	RF	FR	FF
1 inx	outp	6.586			6.979
2 inx	outs	6.491	6.517	6.909	6.932
3 iny	outp	6.720			7.120
4 iny	outs	6.611	6.611	7.021	7.053
5 inz	outp	6.077			6.437
6 inz	outs	5.965	5.967	6.376	6.369

Рис. 3: Результати компіляції першої версії проекту

Версія v2 проекту

В цій версії ми будемо реалізувати однорозрядний суматор за допомогою **MegaWizard Plug-in Manager**.




Рис. 4: Схема однорозрядного суматора

І знову проведемо компіляцію та зафіксуємо результати:




Рис. 5: Результати компіляції другої версії проекту

Тепер підведемо підсумки компіляцій обох проектів в одну таблицю:

Звіти компілятора	CLProject_ArtemDavydchuk_v1	CLProject_ArtemDavydchuk_v2
Total logic elements	2 / 5,136 (< 1%)	2 / 5,136 (< 1%)
Total combinational functions	2 / 5,136 (< 1%)	2 / 5,136 (< 1%)
Dedicated logic registers	0 / 5,136 (0%)	0 / 5,136 (0%)
Total registers	0	0
Total pins	5 / 183 (3%)	5 / 183 (3%)
Total virtual pins	0	0
Total memory bits	0 / 423,936 (0%)	0 / 423,936 (0%)
Embedded multiplier 9-bit elements	0 / 46 (0%)	0 / 46 (0%)
Total PPLs	0 / 2 (0%)	0 / 2 (0%)

Логічна реалізація схеми




Рис. 6: Логічна реалізація першої версії проекту




Рис. 7: Логічна структура реалізації блоків та загальної схеми






Рис. 9: Збільшений фрагмент кристалу у редакторі Chip Planner



Properties/Modes	Values
Full Name	CLProject_ArtemDavydchuk_v2 SM2_Davydchuk_v2:inst pm_add_sub:LPM_ADD_SUB_component add_sub_3hi:auto_generated carry_eqn[0]~0
Coordinate	(1 , 4)
Resource Type	Combinational cell
Location	LCCOMB_X1_Y4_N10
Location Assignment	No
Sum LUT Mask	FAA0
Carry LUT Mask	N/A
Operation Mode	normal
Latch Type	none
Sum Equation	$A \& (C \neq D) \neq !A \& C \& D$
Carry Equation	N/A



Properties/Modes	Values
Full Name	CLProject_ArtemDavydchuk_v2 SM2_Davydchuk_v2:inst pm_add_sub:LPM_ADD_SUB_component add_sub_3hi:auto_generated sum_eqn[0]~0
Coordinate	(1 , 4)
Resource Type	Combinational cell
Location	LCCOMB_X1_Y4_N24
Location Assignment	No
Sum LUT Mask	A55A
Carry LUT Mask	N/A
Operation Mode	normal
Latch Type	none
Sum Equation	$A \oplus C \oplus D$
Carry Equation	N/A

Рис. 10: Аналіз використаних ресурсів логічних комірок

Створення 14-розрядного суматора

Тепер за варіантом нам потрібно створити 140розрядного суматора на основі вже готового однорозрядного суматора із **MegaWizard Plug-in Manager**.




Рис. 11: Реалізована схема 14-розрядного суматора

Та проведемо компіляцію та зафіксуємо результати:

Flow Summary	
Flow Status	Successful - Sun Mar 15 22:42:02 2026
Quartus II 64-Bit Version	13.1.0 Build 162 10/23/2013 SJ Web Edition
Revision Name	SUM14bits_ArtemDavydchuk
Top-level Entity Name	SUM14bits_ArtemDavydchuk
Family	Cyclone III
Total logic elements	21 / 5,136 (< 1 %)
Total combinational functions	21 / 5,136 (< 1 %)
Dedicated logic registers	0 / 5,136 (0 %)
Total registers	0
Total pins	43 / 183 (23 %)
Total virtual pins	0
Total memory bits	0 / 423,936 (0 %)
Embedded Multiplier 9-bit elements	0 / 46 (0 %)
Total PLLs	0 / 2 (0 %)
Device	EP3C5F256C6
Timing Models	Final

SUM14bits_ArtemDavydchuk.bdf

Completion Report - SUM14bits_ArtemDavydchuk

Table of Contents

Flow Summary

Flow Settings

Flow Non-Default Global Settings

Flow Elapsed Time

Flow QIS Summary

Flow Log

Analysis & Synthesis

Summary

Settings

Parallel Compilation

L/O Assignment Warnings

Incremental Compilation Section

Pin-Out File

Resource Section

Resource Usage Summary

Partition Statistics

Input Pins

Output Pins

Dual Purpose and Dedicated Pin

L/O Backlog

All Package Pins

Resource Utilization by Entity

Delay Chain Summary

Paid To Core Delay Chain Fanout

Non-Global High Fan-Out Signals

Logic and Routing Section

L/O Rules Section

Device Options

Overriding Settings and Conditions

Messages

Filter Resource Utilization by Entity

Completion Hierarchy Node

Logic Cells

Dedicated Logic Registers

I/O Registers

Memory Bits

M9Ks

DSP Elements

DSP 9x9

DSP 18x18

Pins

Virtual Pins

LUT-O

1

SUM14bits_ArtemDavydchuk

21 (0)

0 (0)

0 (0)

0

0

0

0

0

43

0

21 (0)

1

SM2_Davydchuk_v2inst0

2 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

1

lcm_add_subLPM_ACO_SUB_component

2 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

1

ladd_sub_3h:auto_generated

2 (2)

0 (0)

0

0

0

0

0

0

0

2 (2)

2

SM2_Davydchuk_v2inst1

1 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

2

lcm_add_subLPM_ACO_SUB_component

1 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

2

ladd_sub_3h:auto_generated

1 (1)

0 (0)

0

0

0

0

0

0

0

1 (1)

3

SM2_Davydchuk_v2inst2

2 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

3

lcm_add_subLPM_ACO_SUB_component

2 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

3

ladd_sub_3h:auto_generated

2 (2)

0 (0)

0

0

0

0

0

0

0

2 (2)

4

SM2_Davydchuk_v2inst3

1 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

4

lcm_add_subLPM_ACO_SUB_component

1 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

4

ladd_sub_3h:auto_generated

1 (1)

0 (0)

0

0

0

0

0

0

0

1 (1)

5

SM2_Davydchuk_v2inst4

2 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

5

lcm_add_subLPM_ACO_SUB_component

2 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

5

ladd_sub_3h:auto_generated

2 (2)

0 (0)

0

0

0

0

0

0

0

2 (2)

6

SM2_Davydchuk_v2inst5

2 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

6

lcm_add_subLPM_ACO_SUB_component

2 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

6

ladd_sub_3h:auto_generated

2 (2)

0 (0)

0

0

0

0

0

0

0

2 (2)

7

SM2_Davydchuk_v2inst6

1 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

7

lcm_add_subLPM_ACO_SUB_component

1 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

7

ladd_sub_3h:auto_generated

1 (1)

0 (0)

0

0

0

0

0

0

0

1 (1)

8

SM2_Davydchuk_v2inst7

2 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

8

lcm_add_subLPM_ACO_SUB_component

2 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

8

ladd_sub_3h:auto_generated

2 (2)

0 (0)

0

0

0

0

0

0

0

2 (2)

9

SM2_Davydchuk_v2inst8

1 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

9

lcm_add_subLPM_ACO_SUB_component

1 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

9

ladd_sub_3h:auto_generated

1 (1)

0 (0)

0

0

0

0

0

0

0

1 (1)

10

SM2_Davydchuk_v2inst9

2 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

10

lcm_add_subLPM_ACO_SUB_component

2 (0)

0 (0)

0

0

0

0

0

0

0

2 (0)

10

ladd_sub_3h:auto_generated

2 (2)

0 (0)

0

0

0

0

0

0

0

2 (2)

11

SM2_Davydchuk_v2inst10

1 (0)

0 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

11

lcm_add_subLPM_ACO_SUB_component

1 (0)

0 (0)

0

0

0

0

0

0

0

1 (0)

11

ladd_sub_3h:auto_generated

1 (1)

0 (0)

0

0

0

0

0

0

0



1 (1)

Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.

Table of Contents		Propagation Delay					
Flow Summary		Input Port	Output Port	RR	RF	FR	FF
Flow Settings							
Flow Non-Default Global Settings							
Flow Elapsed Time							
Flow OS Summary							
Flow Log							
Analysis & Synthesis							
Fitter							
Assembler							
TimeQuest Timing Analyzer							
Summary							
Parallel Compilation							
Clocks							
Slow 1200mV 85C Model							
Slow 1200mV 0C Model							
Fast 1200mV 0C Model							
Multicorner Timing Analysis Summary							
Multicorner Datasheet Report Summary							
Propagation Delay							
Minimum Propagation Delay							
Advanced I/O Timing							
Clock Transfers							
Report TCCS							
Report RSKM							
Unconstrained Paths							
Messages							
EDA Netlist Writer							
Flow Messages							
Flow Suppressed Messages							

1	x1	c1	4.929	4.905	5.053	5.085
2	x1	c2	4.718	4.722	4.890	4.842
3	x1	c3	4.551	4.546	4.724	4.710
4	x1	c4	5.544	5.517	5.709	5.686
5	x2	c2	6.728	6.699	7.119	7.122
6	x2	c3	6.559	6.554	6.997	6.983
7	x2	c4	7.552	7.525	7.962	7.959
8	x3	c3	6.383	6.410	6.826	6.809
9	x3	c4	7.402	7.375	7.826	7.799
10	x4	c4	7.461	7.434	7.927	7.900
11	x5	c5	6.278	6.242	6.686	6.641
12	x5	c6	6.776	6.772	7.210	7.128
13	x5	c7	6.880	6.888	7.369	7.320
14	x5	c8	7.343	7.310	7.803	7.770
15	x6	c6	7.171	7.150	7.612	7.588
16	x6	c7	7.257	7.265	7.785	7.736
17	x6	c8	7.720	7.687	8.219	8.186
18	x7	c7	6.343	6.348	6.775	6.736
19	x7	c8	6.803	6.770	7.214	7.181
20	x8	c8	6.600	6.567	7.021	6.988
21	x9	c9	6.615	6.612	7.043	7.031
22	x9	c10	6.779	6.768	7.240	7.165
23	x9	c11	7.291	7.286	7.823	7.774
24	x9	c12	7.130	7.098	7.691	7.654
25	x10	c10	6.561	6.513	6.983	6.926
26	x10	c11	7.085	7.080	7.554	7.505
27	x10	c12	6.924	6.892	7.422	7.385
28	x11	c11	6.838	6.836	7.288	7.229
29	x11	c12	6.680	6.646	7.148	7.111
30	x12	c12	6.561	6.524	6.957	6.923
31	x13	c13	6.572	6.548	6.967	6.975
32	x13	c14	6.289	6.232	6.687	6.662
33	x13	c15	6.109			6.497
34	x14	c14	6.351	6.296	6.760	6.696
35	x14	c15	6.172			6.533
36	y1	c1	4.645	4.634	4.797	4.777
37	y1	c2	4.487	4.460	4.636	4.600

Рис. 12: Аналіз звіту компіляції 14-розрядного суматора






Рис. 13: Аналіз зміни вхідних та вихідних сигналів під час симуляції

Висновок

Під час виконання лабораторної роботи було реалізовано та досліджено схеми однорозрядного і багаторозрядного суматорів у середовищі Quartus II. Було побудовано дві версії однорозрядного суматора: першу — з використанням вручну створеного напівсуматора та готового модуля, другу — із застосуванням засобів **MegaWizard Plug-in Manager**. Для обох реалізацій проведено компіляцію, аналіз звітів та дослідження логічної структури схеми.

За допомогою засобів RTL Viewer, Technology Map Viewer і Chip Planner було проаналізовано особливості логічної реалізації проєкту, використання ресурсів мікросхеми та розміщення елементів на кристалі. Результати компіляції показали, що обидва варіанти однорозрядного суматора мають однакові показники використання апаратних ресурсів.

На основі однорозрядного суматора було синтезовано 14-розрядний суматор відповідно до індивідуального варіанту. Проведене моделювання підтвердило коректність його функціонування. Отже, у ході роботи було отримано практичні навички побудови суматорів, аналізу результатів синтезу та дослідження апаратної реалізації цифрових схем у ПЛІС.